Посреди более динамично развивающихся областей компьютерной техники стоит отметить сферу технологий передачи данных: в отличие от сферы вычислений, где наблюдается длительное и устойчивое развитие параллельных архитектур, в «шинной» 1 сфере, как посреди внутренних, так и посреди периферийных шин, наблюдается тенденция перехода от синхронных параллельных шин к частотным поочередным.(Заметьте, «последовательные» – не непременно означает «однобитные», тут вероятны и 2, и 8, и 32 бит ширины при сохранении присущей поочередным шинам пакетной передачи данных, то есть в пакете импульсов данные, адресок, CRC и иная служебная информация разделены на логическом уровне 2).
1Компьютерная шина(магистраль передачи данных меж отдельными многофункциональными блоками компа)– совокупа сигнальных линий, объединённых по их назначению(данные, адреса, управление), которые имеют определённые электрические свойства и протоколы передачи инфы. Шины различаются разрядностью, методом передачи сигнала(поочередные либо параллельные), пропускной способностью, количеством и типами поддерживаемых устройств, протоколом работы, назначением(внутренняя, интерфейсная).
Шины могут быть синхронными(исполняющими передачу данных лишь по тактовым импульсам)и асинхронными(исполняющими передачу данных в произвольные моменты медли), а также могут применять мультиплексирование(передачу адреса и данных по одним и тем же чертам)и разные схемы арбитража(то есть метода общего применения шины несколькими устройствами).
2Главным различием параллельных шин от поочередных является сам метод передачи данных. В параллельных шинах понятие «ширина шины» подходит её разрядности – количеству сигнальных линий, либо, иными словами, количеству сразу передаваемых(«выставляемых на шину»)битов инфы. Сигналом для старта и завершения цикла приёма/передачи данных служит наружный синхросигнал. В поочередных же каналах передачи употребляется одна сигнальная линия(вероятно внедрение 2-ух отдельных каналов для разделения потоков приёма-передачи). Соответственно, информационные колочены тут передаются поочередно. Данные для передачи через поочередную шину облачаются в пакеты(пакет – единица инфы, передаваемая как целое меж 2-мя устройствами), в которые, кроме фактически нужных данных, врубается некое количество служебной инфы: старт-биты, заглавия пакетов, синхросигналы, колочены чётности либо контрольные суммы, стоп-биты и т. п. Но в свете заключительных достижений в «железной» сфере компьютерной промышленности маленькое количество сигнальных линий и логически наиболее трудный механизм передачи данных поочередных шин оборачиваются для их значимым превосходством – возможностью фактически безболезненного наращивания рабочих частот в таковых пределах, каких никогда не достичь громоздким параллельным шинам с их высокочастотными неуввязками ожидания доставки каждого колочена к месту назначения. Неувязка в том, что любая линия таковой шины имеет свою длину, свою паразитную ёмкость и индуктивность и, соответственно, своё время прохождения сигнала от источника к приёмнику, который принуждён выжидать доп время для гарантии получения данных по всем чертам. Так, к образцу, каждый б, передаваемый через линк шины PCIExpress, для роста помехозащищённости «раздувается» до 10 бит, что, но, не мешает шине передавать до 0,25 ГБ за секунду по одной паре проводов. Да, ширина поочередной шины на самом деле является количеством сразу задействованных отдельных поочередных каналов передачи.
Все эти нововведения и смена ценностей преследуют в окончательном итоге одну цель – повышение суммарного быстродействия системы, ибо не все имеющиеся строительные решения способны отлично масштабироваться. Несоответствие пропускной возможности шин нуждам обслуживаемых ними устройств приводит к эффекту «бутылочного горлышка» и препятствует росту быстродействия даже при последующем увеличении производительности вычислительных компонентов – процессора, оперативной памяти, видеосистемы и так дальше.
Процессорная шина
Хоть какой процессор архитектуры x86CPU непременно оснащён процессорной шиной. Эта шина служит каналом связи меж процессором и всеми остальными устройствами в компе: памятью, видеокартой, жёстким диском и так дальше. Так, классическая схема организации наружного интерфейса процессора(используемая, к образцу, компанией Intel в собственных процессорах архитектуры х86)подразумевает, что параллельная мультиплексированная процессорная шина, которую принято именовать FSB(Front Side Bus), объединяет процессор(время от времени два процессора либо даже больше)и контроллер, обеспечивающий доступ к оперативной памяти и наружным устройствам. Этот контроллер традиционно именуют северным мостом, он входит в состав комплекта системной логики(чипсета).
Используемая Intel в истиннее время эволюция FSB – QPB, либо Quad-Pumped Bus, способна передавать четыре блока данных за такт и два адреса за такт!То есть за каждый такт синхронизации шины по ней может быть передана команда или четыре порции данных(напомним, что шина FSB–QPB имеет ширину 64 бит, то есть за такт может быть передано до 4х64=256 бит, либо 32 б данных). Итого, скажем, для частоты FSB, одинаковой 200 МГц, действенная частота передачи адреса для подборки данных будет эквивалентна 400 МГц(2х200 МГц), а самих данных – 800 МГц(4х200 МГц)3.
3Кстати, конкретно результирующей «учетверённой» частотой передачи данных(как и в случае с «удвоенной» передачей DDR-шины, где данные передаются дважды за такт)хвастают изготовители и торговцы, замалчивая тот факт, что для бессчетных маленьких запросов, где данные в большинстве своём умещаются в одну 64-байтную порцию(и, соответственно, не употребляются способности DDR либо QDR/QPB), на чтение/запись главнее конкретно частота тактирования.
В архитектуре же AMD64(и её микроархитектуре K8), используемой компанией AMD в собственных процессорах линеек Athlon 64/Sempron/Opteron, применён революционно новейший подход к организации интерфейса центрального процессора – тут имеет место наличие в самом процессоре нескольких отдельных шин. Одна(либо две – в случае двухканального контроллера памяти)шина служит для конкретной связи процессора с памятью, а заместо процессорной шины FSB и для известия с иными процессорами употребляются высокоскоростные шины HyperTransport. Превосходством данной схемы является убавление задержек(латентности)при обращении процессора к оперативной памяти, ведь из пути следования данных по маршруту «процессор – ОЗУ»(и обратно)исключаются такие очень загруженные элементы, как интерфейсная шина и контроллер северного моста.
Различия реализации классической архитектуры и АМD-K8
Ещё одним достаточно заметным различием архитектуры К8 является отказ от асинхронности, то есть обеспечение синхронной работы процессорного ядра, ОЗУ и шины HyperTransport, частоты которых привязаны к «шине» тактового генератора(НТТ), которая в этом случае является опорной. Таковым образом, для процессора архитектуры К8 частоты ядра и шины HyperTransport задаются множителями по отношению к НТТ, а частота шины памяти выставляется делителем от частоты ядра процессора 4
4Пример: для системы на базе процессора Athlon 64-3000+(1,8 ГГц)с установленной памятью DDR-333 обычная частота ядра(1,8 ГГц)достигается умножением на 9 частоты НТТ, одинаковой 200 МГц, обычная частота шины HyperTransport(1 ГГц)– умножением НТТ на 5, а частота шины памяти(166 МГц)– дроблением частоты ядра на 11.
В классической же схеме с шиной FSB и контроллером памяти, вынесенным в северный мост, вероятна(и употребляется)асинхронность шин FSB и ОЗУ, а опорной частотой для процессора выступает частота тактирования 5(а не передачи данных)шины FSB, частота же тактирования шины памяти может задаваться раздельно. Из более новых чипсетов возможностью раздельного задания частот FSB и памяти владеет NVIDIA nForce 680i SLI, что делает его хорошим выбором для узкой опции системы(разгона).
5Пример: процессор Intel Celeron 1,7GHz Willamette с заявленной на коробке частотой шины FSB-QPB 400 МГц, тем не наименее, имеет коэффициент умножения 17(1700=100*17), а не 4,5.
HyperTransport
Эмблема HyperTransport Technology Consortium
HyperTransport – это до этого всего разработка, управлением спецификациями и продвижением которой занимается HyperTransport Technology Consortium, куда входят такие компании, как Advanced Micro Devices(AMD), Alliance Semiconductor, Apple Computer, Broadcom Corporation, Cisco Systems, NVIDIA, PMC-Sierra, Sun Microsystems, Transmeta и ещё наиболее 140 малых и великих компаний.
Главные необыкновенности и способности, предоставляемые технологией HyperTransport
Разработка HyperTransport(ранее знаменитая как Lightning Data Transport)– это поочередная(пакетная)связь, построенная по схеме peer-to-peer(точка-точка), обеспечивающая высшую скорость при низкой латентности(low-latency responses). HyperTransport имеет необычную топологию на базе линков, тоннелей, цепей(цепь – последовательное соединение нескольких туннелей)и мостов(мост исполняет маршрутизацию пакетов меж отдельными цепями), что дозволяет данной архитектуре просто масштабироваться. Другими словами, HyperTransport призвана упростить внутрисистемные известия(передачи)средством подмены имеющегося физического уровня передачи имеющихся шин и мостов, а также понизить количество тесных мест и задержек. При всех этих плюсах HyperTransport характеризуется также малым числом выводов(low pin counts)и низкой ценою внедрения. HyperTransport поддерживает автоматическое определение ширины шины 6, дозволяя ширину от 2 до 32 бит в каждом направлении, употребляет Double Data Rate, либо DDR(данные посылаются как по переднему, так и по заднему направлениям сигнала синхронизации), не считая того, она дозволяет передавать асимметричные потоки данных к периферийным устройствам и от их.
6Невзирая на пребывание такового параметра, как ширина, шина HyperTransport является поочередной, что не дозволяет соотносить ширину шины с её разрядностью.
Топология шины HyperTransport
На данный момент консорциумом HyperTransport разработана теснее 3-я версия спецификации, сообразно которой шина HyperTransport может работать на частотах до 2,6 ГГц(сравните с шиной PCI и её 33 либо 66 МГц). Это дозволяет передавать до 5200 миллионов пакетов в секунду при частоте сигнала синхронизации 2,6 ГГц; частота сигнала синхронизации настраивается автоматом.
Полноразмерная(32-битная)полноскоростная(2,6 ГГц)шина способна обеспечить пропускную способность до 20800 МБ/с(2*( 32/8)*2600)в каждую сторону, являясь на нынешний день самой прыткой шиной посреди себе сходственных.
Самые знаменитые решения c внедрением HyperTransport:
шина, сделанная по технологии HyperTransport, является главной шиной, используемой в процессорах восьмого поколения компании AMD – Athlon 64 и Opteron, а также снутри поддерживающих их устройств: концентратора ввода-вывода(I/O hub)AMD-8111, AMD-8131 PCI-X tunnel и AMD-8151 AGP 3.0 graphics tunnel
SiPackets дает мост меж HyperTransport и PCI(HyperTransport-to-PCI bridge)7
7Напомним, что к процессору х86-архитектуры нельзя напрямую подключать устройства с шинами PCI, так как этот процессор употребляет свою специализированную процессорную шину, которая, но, может быть разной у различных процессоров.
соединение меж северным и южным мостами в чипсетах NVIDIA nForce(nForce-nForce 6)
платформенная архитектура обработки данных NVIDIA(NVIDIA nForce Platform Processing Architecture), включающая интегрированный графический процессор NVIDIA(NVIDIA nForce Integrated Graphics Processor(IGP)и процессор передачи данных NVIDIA(NVIDIA nForce Media and Communications Processor(MCP)
соединение меж мостами в чипсете ATI Radeon® Xpress 200 для процессоров AMD
консольный чипсет игровой приставки Xbox компании Microsoft(Microsoft Xbox)
компьютеры компании Apple с процессором PowerPC G5
Внедрение шины НyperТransport на образце двухпроцессорной системы на базе AMD Opteron
PCI
Эмблема PCI Conventional
Вот теснее наиболее 10 лет PCI – шина для подключения периферийных устройств к материнской плате компа – находится снутри фактически каждого компа и, даже невзирая на нравственное устаревание и теснее недостаточную пропускную способность, продолжает(пока ещё)оставаться главной шиной для подключения к системе наружных устройств. Тем не наименее она неприклонно сдаёт позиции новейшей поочередной шине PCI-Express, о которой чуток ниже.
В далёком 1991 году компания Intel представила первую спецификацию системной шины PCI – Peripheral Component Interconnect(буквально: взаимосвязь периферийных компонентов). А в 1993 году теснее началось активное продвижение на рынок шины PCI 2.0, которая отдала толчок увеличению числа нацеленных на неё товаров и достаточно живо вытеснила изрядно обветшавшие к тому медли шины ISA и EISA.
Предпосылки фуррора PCI – это еще великая скорость и возможность динамического конфигурирования периферийных устройств, подключённых к PCI(чего же не было в ISA), то есть распределения ресурсов меж периферийными устройствами более применимым в данный момент медли образом и без стороннего вмешательства.
Главные тактико-технические свойства PCI 2.0:
частота шины – 33,33 МГц, передача синхронная
разрядность шины – 32 бит
пиковая пропускная способность – 133 Мбит/с
адресное место памяти – 32 бит(4 Гбайт)
адресное место портов ввода-вывода – 32 бит(4 Гбайт)
количество подключаемых устройств – до четырёх(для роста их количества употребляется мост PCI-to-PCI)
конфигурационное адресное место(для одной функции)256 б
напряжение 3,3 либо 5 В
Скоро PCI «взяли на вооружение» также платформы с процессорами Alpha, MIPS, PowerPC, SPARC и иные.
Ещё большее распространение получил эталон 2.2.
Отличия PCI 2.2 от 2.0:
возможность одновременной работы нескольких устройств bus-master(так именуемый конкурентноспособный режим)
появление всепригодных карт расширения, способных работать как в слотах 5 В, так и в 3,3 В
появились расширения PCI66 и PCI64(ширина шины может быть увеличена до 64 бит, а также разрешается разгон тактовой частоты до 66 МГц – вдвое по сопоставлению с PCI 2.0)
сделанные в согласовании с этими эталонами карты расширения имеют всепригодный разъём и способны работать фактически во всех наиболее поздних разновидностях слотов шины PCI, а также, в неких вариантах, и в слотах 2.1
Типы PCI-разъёмов
Со времён анонса PCI 2.0 разработкой и продвижением эталона занимается особая организация – консорциум PCI-SIG(Special Interest Group), она же занимается продвижением PCI Express.
Существует множество разновидностей на тему PCI 2.Х, более распространённые из которых:
AGP – разработана на базе PCI 2.1 и предназначена для применения с графическими адаптерами, характеризуется неимением арбитража интерфейса, то есть разрешается подключение к данной шине лишь 1-го устройства, также устранена мультиплексированность
PCI-X – ускоренная до 133 МГц(также выпускались варианты с 266 и 533 МГц)шина PCI 2.2 с непременно 64-битной разрядностью интерфейса
Эмблема PCI-X
Compact-PCI – системная шина, обширно используемая в промышленной автоматике. Электрически шина подходит обыкновенной PCI и традиционно употребляет тот же набор микросхем, но физически разъём выполнен по-другому, что дозволяет применять «горячее» подключение плат
mini-PCI – применяется в портативных компах
Card Bus(32-разрядная версия эталона PCMCIA, дозволяющая «горячее» подключение)
Сводная таблица конструктивов карт и слотов в зависимости от версии стандарта
Но, как и почти все параллельные шинные решения(те же Parallel ATA, SCSI), шина PCI в данное время находится на границе мудрого масштабирования производительности, опосля которого «гонка частот и разрядности» приведёт к непозволительно высочайшим технологическим усложнениям и, соответственно, к затратам. Но на данный момент неувязка действенной масштабируемости и наращивания теснее решена, ведь в компьютерной промышленности теснее полным ходом идёт переезд с PCI на новейшую поочередную шину PCI-Express.
Различия топологий PCI и PCI-Express
PCI-Express
Эмблема PCI Express
Разработка рабочей группой Arapahoe, основанной компаниями Compaq, Dell, IBM, Intel и Microsoft при участии организации PCI-SIG, новейшего межкомпонентного интерфейса была начата компанией Intel еще тогда, когда лишь ожидался выход в свет AGP 3.0(он же AGP 8х). Так, программную модель PCI планировали унаследовать и в новеньком интерфейсе, чтоб системы и контроллеры могли быть доработаны для применения новейшей шины путём подмены лишь физического уровня, без доработки программного обеспечения. Сам же интерфейс обязан был быть поочередным. Это значило, во-первых, однозначное подключение «точка-точка», исключающее арбитраж шины и перетасовку ресурсов(как приватный вариант – прерываний). Во-вторых, упрощалась схемотехника, разводка и установка. В-третьих, экономилось место.
Анонс первой базисной спецификации PCI-Express состоялся в июле 2002 года, когда теснее стало светло, что PCI-Express – это поочередный интерфейс, нацеленный на внедрение в качестве локальной шины и имеющий много общего с сетевой организацией размена данными, в частности, топологию типа «звезда» и стек протоколов.
Для взаимодействия с остальными узлами ПК, которые так либо по другому обходятся своими шинами, главной связывающий компонент системной платы – Root Complex Hub(узел, являющийся перекрёстком процессорной шины, шины памяти и PCI-Express)– предугадывает систему мостов и свитчей. Логика всей структуры такая, что любые межкомпонентные соединения обязательно оказываются построенными по принципу «точка-точка», свитчи-коммутаторы исполняют однозначную маршрутизацию пакета от отправителя к получателю.
Соединение меж 2-мя устройствами PCI Express величается link и состоит из 1-го(именуемого 1x)либо нескольких(2x, 4x, 8x, 12x, 16x и 32x)двунаправленных поочередных соединений lane. Каждое устройство обязано поддерживать соединение 1x.
Таблица Пропускная способность шины PCI Express с различным количеством связей
В спецификации PCI-Express 2.0 планируется прирастить пропускную способность lane до 5 Гбит/с при сохранении сопоставимости с PCI-Express 1.1.
Внедрение шин и устройств PCI Express.
Шины(links)PCI Express показаны оранжевым цветом
Не считая всего остального, PCI Express дает:
стек протоколов, каждый уровень которого может быть усовершенствован, упрощён либо заменён, не влияя на другие. К примеру: может быть применен другой носитель сигнала – либо может быть упразднена маршрутизация в случае выделенного канала лишь для 1-го устройства(как в случае PCI Express x16 для графики)
возможности «горячей» подмены карт(заложены в спецификации, опционально реализуются в серверных системах)
возможности творения виртуальных каналов, гарантирования пропускной полосы и медли отзыва, сбора статистики QoS(Quality of Service – качество профилактики)8
возможности контроля целостности передаваемых данных(CRC)8
поддержка технологий энергосбережения(ACPI)8
8Заложены в изначальной спецификации.
Итоги
Как мы видим, поочередные интерфейсы пришли в компьютерную индустрию всерьёз и навечно. Не за горами времена, когда такие почётные долгожители, как PCI, IDE( PATA), SCSI, совершенно уйдут со сцены, ибо наместники – PCI Express, Serial ATA, Serial Attached SCSI – теснее жестко отвоёвывают позиции у «старичков». В стане процессорных шин пока паритет – архитектура K8 компании AMD c организацией процессорной шины на базе HyperTransport теснее зарекомендовала себя как успешное решение, но и компания Intel с «последней редакцией» параллельной шины FSB(QPB)ощущает себя достаточно уверенно и не собирается от неё отрицаться.
Что дотрагивается вероятной войны технологий PCI Express и HyperTransport, то тут не тот вариант – уж очень различные сферы внедрения уготованы разрабами сиим решениям. Для вторжения в сферу сверхбыстрых передач у PCI Express недостаточно пропускной возможности(максимум 8 ГБ/с для х16 против 41 ГБ/с у HyperTransport). Что дотрагивается работы HyperTransport с периферийными контроллерами, то данная шина не владеет для этого достаточными способностями протоколов в силу собственного изначального предназначения – подмены процессорной шины, 1-ое упоминание о «горячем» подключении возникло только в спецификации HyperTransport 3.0, да и эталоном пока что не предвидено наружных разъёмов.
